La description:
Rambus, l'un des principaux fournisseurs de puces et de silicium IP, cherche à embaucher un Sr. Manager Digital IC Design (ASIC, FPGA) pour rejoindre notre équipe Interface IP en France. Les candidats se joindront à certains des inventeurs et ingénieurs les plus brillants au monde pour développer des produits qui rendent les données plus rapides et plus sûres. En tant que Sr. Manager Digital IC Design, vous rejoindrez l'équipe R&D pour diriger une équipe internationale d'ingénieurs et d'architectes de conception de circuits intégrés (CI) travaillant sur des développements COMPLEXES de propriété intellectuelle de semi-conducteurs. Après COVID, ce sera un environnement de travail hybride avec 2 jours au bureau et 3 jours par semaine à distance. Localisation: France. Relocalisation et parrainage disponibles. TEAM MANAGEMENT - Gestion hiérarchique d'une équipe importante et croissante d'ingénieurs de conception - Mentorer et soutenir les membres de l'équipe dans leur développement de carrière - Fournir une direction technique à l'équipe de conception et à l'organisation globale sur tous les aspects de la conception - Contribuer au processus de recrutement PROJECT MANAGEMENT - Établir des objectifs mesurables et réalisables en vue d'améliorer continuellement la productivité et la qualité globales de la conception - Établir des partenariats solides avec des groupes fonctionnels tels que la vérification, la validation et le support, afin d'aligner efficacement l'exécution de la conception - Diriger la planification, la dotation, l'exécution et la production de rapports sur les projets - Définir des jalons, assigner et suivre les tâches DESIGN - Conduire les activités de conception - Contribuer aux décisions stratégiques sur la méthodologie de conception, les outils, l'architecture IP et la microarchitecture PRE REQUIS - Conception Verilog ou VHDL RTL - Flux de conception ASIC et FPGA - Système de calcul haute performance, processeur, cohérence du cache, chipset et ASIC - Protocoles d'interface haute vitesse comme PCIe, CCIX, CXL, Gen-Z, autres - Interfaces mémoire hautes performances - Connaissance des serdes à grande vitesse et du PHY PMA - Maîtrise des langages de programmation et/ou de script (Python, Cshell...) Qualifications - 15 ans d'expérience minimum dans le développement de semi-conducteurs - Expérience significative dans le lead technique, la gestion de projet et la gestion des personnes - Expertise dans la conception ASIC et FPGA et les outils associés